Rekrutacja.p.lodz.pl
Wikamp


Fb

 

 

Politechnika Łódzka

 

Pięć medali mikroelektroników w Seulu



Na międzynarodowych targach Seul International Invention Fair 2018 pięć wynalazków opracowanych w Katedrze Mikroelektroniki i Technik Informatycznych PŁ zostało nagrodzonych medalami.

Targi odbyły się (6-9 grudnia 2018 r. ). Są one organizowane przez Koreańskie Stowarzyszenie Promocji Inwencji, jedyną instytucję w Korei, która od 1973 roku promuje działalność wynalazczą i są wspierane przez Światową Organizację Własności Intelektualnej oraz Międzynarodową Federację Stowarzyszeń Wynalazców. Patronat nad wystawą sprawował Koreański Urząd Własności Intelektualnej.

 

Złote medale

  • System optymalizacji kosztów budowy oraz eksploatacji podziemnych linii kablowych wysokich napięć

Autorzy: dr inż. Andrzej Cichy, dr inż. Bartosz Sakowicz, prof. George Anders, dr inż. Marek Kamiński.

 

Stworzony został program komputerowy służący do projektowania podziemnych linii kablowych wysokich napięć. Opracowana aplikacja pozwala na znalezienie optymalnych wymiarów geometrycznych kabla i otuliny, tak by łączne koszty wykonania i eksploatacji (przez założoną liczbę lat) były jak najmniejsze. Spełnione są przy tym dodatkowe warunki związane z możliwościami wykonania wykopu, ograniczeniami temperatury kabli czy wymaganą obciążalnością prądową. Optymalizator wykorzystuje zaawansowane metody numeryczne i optymalizacyjne.

  • ARUZ – Analizator Rzeczywistych Układów Złożonych

Autorzy: dr hab. inż. Jarosław Jung, dr hab. Piotr Polanowski, dr inż. Rafał Kiełbik, dr inż. Krzysztof Hałagan, dr inż. Witold Zatorski, prof. Jacek Ulański, prof. Andrzej Napieralski, prof. Tadeusz Pakuła, Marek Cieślak.

 

Analizator Rzeczywistych Układów Złożonych to projekt zrealizowany w ramach rozbudowy Łódzkiego Regionalnego Parku Naukowo-Technologicznego (BioNanoParku), ze środków Polskiej Agencji Rozwoju Przedsiębiorczości (w ramach PO Innowacyjna Gospodarka), Urzędu Miasta i Urzędu Wojewódzkiego (w ramach RPO). ARUZ jest symulatorem procesów chemicznych wykorzystującym technologię FPGA (Field-Programmable Gate Array). Zaprojektowany na PŁ (w Katedrze Fizyki Molekularnej oraz w Katedrze Mikroelektroniki i Technik Informatycznych) jest największym tego typu urządzeniem na świecie. Do jego budowy wykorzystano blisko 3000 płyt PCB (Printed Circuit Board) wyposażonych łącznie w niemalże 27000 układów FPGA, które połączono około 75000 kablami sieciowymi o łącznej długości około 100 km. Cała konstrukcja tej potężnej, ale jednocześnie energooszczędnej maszyny obliczeniowej ma kształt walca o średnicy 14m i wysokości 5m. Dzięki swoim nieprzeciętnym rozmiarom oraz unikatowym właściwościom potrafi w 2 tygodnie wykonać symulacje, które na dobrym komputerze klasy PC trwałyby około 40 lat i wymagałyby o 75% większego zużycia energii elektrycznej.

  • Asystent rejestracji obrazu stereoskopowego

Autorzy: mgr inż. Piotr Perek, dr hab. inż. Dariusz Makowski, dr inż. Aleksander Mielczarek, prof. Andrzej Napieralski.

(to rozwiązanie opisano w ŻU 146, w informacji o medalach zdobytych na wystawie IWIS 2018)

 

Srebrne medale

Zdobyły rozwiązania już wcześniej nagrodzone i opisane, podobnie jak to powyżej, w ŻU 146.

  • Metoda oraz urządzenie do wspieranej kalibracji kamer stereoskopowych

Autorzy: dr inż. Aleksander Mielczarek, mgr inż. Piotr Perek, dr hab. inż. Dariusz Makowski, prof. Andrzej Napieralski.

  • Skalowalny system klasy przemysłowej do przechwytywania wideo z szybkich kamer

Autorzy: dr hab. inż. Dariusz Makowski, dr inż. Aleksander Mielczarek, mgr inż. Piotr Perek, prof. Andrzej Napieralski.


Data dodania:2018-12-20
Data aktualizacji
Data zakończenia
Wprowadzone przez:
Ewa Chojnacka,
Zdjęcia
Budynek Katedry Mikroelektroniki i Technik Informatycznych PŁ

Uczelnia

Nasze Media

/galeria
Blog Politechniki Łódzkiej

Wydziały I JEDNOSTKI UCZELNIANE